

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2001 年 4 月 12 日 (12.04.2001)

PCT


(10) 国際公開番号
WO 01/26315 A1

- (51) 国際特許分類⁷: H04L 27/00 (72) 発明者; および
(75) 発明者/出願人 (米国についてののみ): 白石憲一 (SHI-RAISHI, Kenichi) [JP/JP]; 〒240-0025 神奈川県横浜市保土ヶ谷区狩場町475-3 407号室 Kanagawa (JP). 堀井昭浩 (HORII, Akihiro) [JP/JP]; 〒228-0011 神奈川県座間市相武台三丁目4719-5 108号室 Kanagawa (JP). 松田昇治 (MATSUDA, Shoji) [JP/JP]; 〒216-0003 神奈川県川崎市宮前区有馬五丁目1番1号 301号室 Kanagawa (JP).
- (21) 国際出願番号: PCT/JP00/06838
- (22) 国際出願日: 2000 年 10 月 2 日 (02.10.2000)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願平11/284214 1999 年 10 月 5 日 (05.10.1999) JP
- (74) 代理人: 岡部正夫, 外(OKABE, Masao et al.); 〒100-0005 東京都千代田区丸の内3-2-3 富士ビル602号室 Tokyo (JP).
- (71) 出願人 (米国を除く全ての指定国について): 株式会社 ケンウッド (KABUSHIKI KAISHA KENWOOD) [JP/JP]; 〒150-8501 東京都渋谷区道玄坂1-14-6 Tokyo (JP).
- (81) 指定国 (国内): CA, CN, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

[続業有]

(54) Title: METHOD AND CIRCUIT FOR ACQUISITION

(54) 発明の名称: 同期捕捉回路及び同期捕捉方法



- 1-1...NUMERICALLY CONTROLLED OSCILLATOR
1-2...NUMERICALLY CONTROLLED OSCILLATOR
1-3...NUMERICALLY CONTROLLED OSCILLATOR
2-1...COMPLEX CALCULATION CIRCUIT
2-2...COMPLEX CALCULATION CIR
2-3...COMPLEX CALCULATION CIR
3-1...BAND LIMITER
3-2...BAND LIMITER
3-3...BAND LIMITER
4-1...BPSK DEMAPPER
4-2...BPSK DEMAPPER
4-3...BPSK DEMAPPER
5-1...FRAME SYNCHRONIZATION PATTERN DETECTOR
5-2...FRAME SYNCHRONIZATION PATTERN DETECTOR
5-3...FRAME SYNCHRONIZATION PATTERN DETECTOR
6...TIMING GENERATOR
7...SELECTOR
8...PHASE ERROR DETECTOR
9...FREQUENCY ERROR CALCULATION CIRCUIT
10...LOOP FILTER
11...AFC CIRCUIT
A...SELECTION SIGNAL
B...TMCC INTERVAL SIGNAL
C...SWITCH SIGNAL

(57) Abstract: Frame synchronization is established to capture an RF channel quickly. Numerically controlled oscillators (1-1 to 1-3), complex calculation circuits (2-1, 2-3), band limiters (3-1, 3-3), a selector (7), a phase error detector (8), a frequency error calculation circuit (9), a loop filter (10), and an AFC circuit (11) compose a carrier regeneration loop for removing the frequency error

[続業有]



添付公開書類:
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

of the carriers included in in-phase and quadrature components (I, Q) of the baseband signal input to the complex calculation circuits (2-1, 2-3). A timing generator (6) determines which of frame synchronization pattern detectors (5-1, 5-3) has detected a frame synchronization pattern, provides the selector (7) with a selection signal corresponding to the result of determination, and sends a switch signal to the AFC circuit (11). The RF channel is thus captured quickly by regenerating the carrier to remove the frequency error included in the baseband signal.

(57) 要約:

フレーム同期を素早く確立して、短時間でR Fチャンネルを捕捉する。

数値制御発振器 1 - 1 ~ 1 - 3 と、複素演算回路 2 - 1 ~ 2 - 3 と、帯域制限フィルタ 3 - 1 ~ 3 - 3 と、セレクタ 7 と、位相誤差検出回路 8 と、周波数誤差演算回路 9 と、ループフィルタ 10 と、A F C回路 11 は、複素演算回路 2 - 1 ~ 2 - 3 に入力されるベースバンド信号の同相成分 I と直交成分 Q に含まれるキャリア（搬送波）の周波数誤差を除去するためのキャリア再生のループを構成している。タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 1 ~ 5 - 3 のうちのいずれがフレーム同期パターンを検出したかを判別した結果に応じた選択信号をセレクタ 7 に送り、切換信号を A F C回路 11 に送る。この後、ベースバンド信号に含まれる周波数誤差を除去するためのキャリア（搬送波）を再生することで、短時間でR Fチャンネルを捕捉する。

明 細 書

同期捕捉回路及び同期捕捉方法

技術分野

この発明は、R F チャンネルを捕捉するための同期捕捉回路に係り、特に、短時間でR F チャンネルを捕捉することができる同期捕捉回路に関する。

背景技術

B S (Broadcasting Satellite) デジタル放送を受信する際に所定の周波数のR F (Radio Frequency) チャンネルを捕捉するために同期を確立する同期捕捉回路として、図 1 5 に示すようなものである。

B S デジタル放送は、種々のデジタル変調方式を時間分割して多重化したフレーム構成でデジタル信号を伝送することとしており、R F チャンネルを捕捉するためには、フレーム同期パターンを検出して同期を確立する必要がある。

このフレーム同期パターンは、B P S K 変調方式により伝送される 20 シンボルのデジタル信号で構成され、図 1 5 に示すような同期捕捉回路は、B P S K デマッパ 7 3 によりデジタル信号を復元し、フレーム同期パターン検出回路 7 4 により所定のフレーム同期パターンを検出する。

B P S K デマッパ 7 3 は、ベースバンド信号の同相 (I : In-Phase) 成分と直交 (Q : Quadrature-Phase) 成分に基づいて I - Q ベクトル平面上での信号点位置を特定し、その信号点から求められる位相によりデジタル信号の値 (0 又は 1) を特定する。

例えば、B P S K デマッパ 7 3 は、図 1 6 に示すような I - Q ベクトル平面において、信号点が斜線部にあればデジタル信号の値を “1” とし、信号点が白地部にあれば “0” とする。すなわち、B P S K デマ

ツパ 7 3 は、受信信号の位相を示す信号点が I - Q ベクトル平面上の B P S K 判定基準境界線 B L により分けられる 2 つの領域のいずれに存在するかにより、伝送されたデジタル信号の値を特定する。

ここで B S デジタル放送を受信する際には、まず、受信電波を O D U (OutDoor Unit) にて中間周波信号である B S - I F (Broadcasting Satellite-Intermediate Frequency) 信号にダウンコンバートする。

そして、この B S - I F 信号を所定の周波数に固定された局部発振信号を用いて準同期検波することによりベースバンド信号を得る。

準同期検波を行う際に用いられる局部発振信号は、所定の周波数に固定されていることから、O D U にてダウンコンバートする際に生じた周波数誤差は、B S - I F 信号に現れると共に、ベースバンド信号にも現れることとなる。

また、このような同期捕捉回路では、フレーム同期パターンを検出する際、キャリア（搬送波）を再生するための周波数同期が行われな

このため、フレーム同期パターンを検出する際には、B P S K デマッパ 7 3 がベースバンド信号から特定する I - Q ベクトル平面上の信号点は、周波数誤差により、シンボル毎に I - Q ベクトル平面上を回転方向に移動する。つまり、受信信号位相角が変化して位相回転が生じる。

すなわち、例えば、送信側でビット “1” を割り当てた信号点の位置は、受信側では、20 ビットのフレーム同期パターンを示すシンボルを受信する間に、図 1 7 に示すような I - Q ベクトル平面上を回転方向に移動していく。

こうした周波数誤差を含んだベースバンド信号から正しくフレーム同期パターンを検出するためには、送信側にて所定のデジタル信号の値 (“0” 又は “1”) を割り当てた信号点が、受信側でフレーム同期パターンを構成するシンボルを受信する間に、I - Q ベクトル平面上の B P

S K判定基準境界線B Lを跨がないようにしなければならない。

ここで、送信側で所定のデジタル信号の値（“0”又は“1”）を割り当てた信号点が、受信側でI-Qベクトル平面上のB P S K判定基準境界線B Lを跨いでしまうと、B P S Kデマッパ7 3は、それ以後、反転したデジタル信号の値に変換する。従って、フレーム同期パターンを正しく検出することができない。

上記従来の同期捕捉回路では、B P S K判定基準境界線B Lが固定された1つのI-Qベクトル平面上で信号点の位置を特定し、デジタル信号に変換している。

この点、B Sデジタル放送の伝送方式に対応するため、B P S K判定基準境界線B Lの位置が異なる（位相が回転した）複数のB P S Kデマッパを設けて、ベースバンド信号に位相誤差が生じてもフレーム同期パターンを正しく検出できるようにした同期捕捉回路がある。

しかし、このような同期捕捉回路でも、各B P S Kデマッパでは、B P S K判定基準境界線B Lを固定した1つのI-Qベクトル平面上で信号点の位置を特定してデジタル信号に変換することから、ベースバンド信号に含まれる周波数誤差が所定の値より大きくなる場合には、フレーム同期パターンを正しく検出することができなかった。

ここで、B P S K判定基準境界線B Lを固定した場合、送信側で所定のデジタル信号の値（0又は1）を割り当てた信号が、受信側でフレーム同期パターンを示すシンボルを受信する間にB P S K判定基準境界線B Lを跨ぐことなく受信することができる最大の周波数誤差 Δf は、数式1により求められる。

$$(\text{数}1) \quad \Delta f = ((\pi / N) / 2 \pi) \times F_s$$

ここで、 π は円周率を示し、Nはフレーム同期パターンのシンボル数を示し、 F_s は、シンボルレートを示す。

これにより、例えば、シンボルレートが 28.860 MHz である B S デジタル放送の場合、 20 シンボルで構成されるフレーム同期パターンを正しく検出できるための最大の周波数誤差は $\pm 721.5\text{ kHz}$ となる。

一方、B S デジタル放送では、 1 つの R F チャンネルを捕捉する際、ベースバンド信号に含まれる周波数誤差が $\pm 2\text{ MHz}$ となる範囲からフレーム同期パターンを検出できなければならない。

このため、従来の同期捕捉回路では、A F C 回路 79 の出力を調整して、ベースバンド信号に含まれる周波数誤差が 0 Hz である場合にフレーム同期パターンを検出するためのスキャンと、周波数誤差が $+1.3\text{ MHz}$ である場合にフレーム同期パターンを検出するためのスキャンと、周波数誤差が -1.3 MHz である場合にフレーム同期パターンを検出するためのスキャンという、 3 通りのスキャンを順次実行する必要があった。

このような従来の同期捕捉回路によると、R F チャンネルを捕捉するための周波数と受信側にて選曲するためのローカル発振器の周波数との偏差が最大となる場合に、ベースバンド信号に含まれる周波数誤差が最大となる。

この場合には、上記 3 通りのスキャンを順次実行する必要があり、R F チャンネルを捕捉するまでに長い時間を要していた。

この発明は、上記実状に鑑みてなされたものであり、短時間で同期を確立してチャンネルを捕捉することができる同期捕捉回路を提供することを目的とする。

発明の開示

上記目的を達成するため、この発明の第 1 の観点に係る同期捕捉回路は、

受信電波をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

並列に配置された複数個のパターン検出手段であって、それぞれが異なる周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して所定のフレーム同期パターンを検出するよう動作するものである複数個のパターン検出手段と、

前記複数個のパターン検出手段のいずれかがフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信号に含まれる周波数誤差を除去するためのキャリアを再生するキャリア再生手段とを備えることを特徴とする。

より具体的には、同期捕捉回路は、

所定の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して所定のフレーム同期パターンを検出する第1のパターン検出手段と、

前記第1のパターン検出手段がフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、高周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して、所定のフレーム同期パターンを検出する第2のパターン検出手段と、

前記第1のパターン検出手段がフレーム同期を検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、低周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して、所定のフレーム同期パターンを検出する第3のパターン検出手段と、

前記第1乃至第3のパターン検出手段のいずれかがフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信号に含まれ

る周波数誤差を除去するためのキャリアを再生するキャリア再生手段とを備えている。

そして、各前記第1乃至第3のパターン検出手段は、それぞれ、受信したベースバンド信号の位相を特定して、特定した位相に対応したデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に所定のフレーム同期パターンが含まれているか否かを判別する信号判別手段とを備えることが望ましい。

これによりBPSK変調方式等の位相変調方式により伝送されるフレーム同期パターンを検出することができる。

前記信号変換手段は、

ベースバンド信号の位相に対応したデジタル信号に変換する際にデジタル信号の値を特定する基準となる判定基準境界線の位相が、それぞれ $\phi = 45^\circ \times n$ (n は0～7の整数)だけ回転した位相平面上でベースバンド信号の位相を特定してデジタル信号に変換する8つのデマッピング手段を備え、

前記信号判別手段は、

前記8つのデマッピング手段それぞれの変換により生成された各デジタル信号系列に所定のフレーム同期パターンが含まれているか否かを判別する8つの系列判別手段と、

前記8つの系列判別手段のうちの少なくとも1つによりデジタル信号系列に所定のフレーム同期パターンが含まれていると判別されると、フレーム同期パターンが検出されたことを前記キャリア再生手段に通知する手段とを備えることが望ましい。

これにより、階層化伝送方式といった、各種の変調方式が多重化されて情報が伝送される場合にベースバンド信号に位相誤差が生じてもフレ

ーム同期パターンを正しく検出することができる。

また、各前記第 1 乃至第 3 のパターン検出手段は、それぞれ、

ベースバンド信号の位相を回転させるための波形データを生成する波形データ作成手段と、

前記波形データ作成手段により作成された波形データと受信したベースバンド信号との複素演算を実行することによりベースバンド信号の位相を回転させる複素演算実行手段とを備え、

前記キャリア再生手段は、

前記第 1 乃至第 3 のパターン検出手段のうちのいずれがフレーム同期パターンを検出したかを特定する特定手段と、

前記第 1 乃至第 3 のパターン検出手段のうち、前記特定手段より特定されたものが備える前記複素演算実行手段が位相を回転させたベースバンド信号を選択する信号選択手段と、

前記信号選択手段により選択されたベースバンド信号の位相と絶対位相とを比較して位相誤差を特定する位相誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差に基づいてベースバンド信号に含まれる周波数誤差を特定する周波数誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差と前記周波数誤差特定手段により特定された周波数誤差に基づいて、前記第 1 乃至第 3 のパターン検出手段のうち、前記特定手段により特定されたものが備える前記波形データ作成手段を制御して、ベースバンド信号に含まれる位相誤差と周波数誤差を除去するためのキャリアを再生する手段とを備えることが望ましい。

これにより、フレーム同期が確立した場合にベースバンド信号に含まれる位相誤差や周波数誤差を除去する位相同期や周波数同期を行うことができる。

また、この発明の第2の観点に係る同期捕捉回路は、

受信電波を周波数変換して得られた中間周波信号により伝送されたベースバンド信号を受信してBSデジタル放送における無線周波チャンネルを捕捉する回路であって、無線周波チャンネルを捕捉するための中間周波信号の周波数範囲全体に対応した周波数誤差を含むベースバンド信号を受信し、周波数誤差の範囲に応じたデジタル信号への変換を行ってフレーム同期パターンを検出し、フレーム同期パターンを検出したベースバンド信号に含まれる周波数誤差の範囲に基づいて、ベースバンド信号の周波数に同期するキャリアを再生してフレーム同期を確立することを特徴とする。

この発明によれば、BSデジタル放送の無線周波チャンネルを捕捉するために受信したベースバンド信号に含まれる周波数誤差の範囲に応じて変換したデジタル信号からフレーム同期パターンを検出することができ、素早くフレーム同期を確立して、短時間でRFチャンネルを捕捉することができる。

また、この発明の第3の観点に係る同期捕捉回路は、

受信信号をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

シンボル単位で位相変調された受信ベースバンド信号の位相を特定して、特定した位相に対応するデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいてベースバンド信号により伝送される所定のフレーム同期パターンを検出する、並列に配置された複数個のパターン検出手段であって、それぞれが異なる周波数範囲内にある中間周波信号の周波数と関連付けられているような複数個のパターン検出手段と、

複数のパターン検出手段のいずれかがフレーム同期パターンを検出すると、ベースバンド信号に含まれる周波数誤差に対応したオフセット周波数だけベースバンド信号の周波数を変換して前記信号変換手段に位相を特定させてフレーム同期を確立する周波数制御手段とを備えることを特徴とする。

より具体的には、第3の観点に係る同期捕捉回路は、

受信信号をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

シンボル単位で位相変調された受信ベースバンド信号の位相を特定して、特定した位相に対応するデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、中間周波信号の所定の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第1のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第1のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、高周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第2のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中間周波数が、前記第2のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、さらに高周波の周波数範囲内にある中間周

波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第3のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第1のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、低周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレームパターンを検出する第4のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第4のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、さらに低周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレームパターンを検出する第5のパターン検出手段と、

前記第1乃至第5のパターン検出手段のいずれかがフレーム同期パターンを検出すると、ベースバンド信号に含まれる周波数誤差に対応したオフセット周波数だけベースバンド信号の周波数を変換して前記信号変換手段に位相を特定させることにより、前記第1のパターン検出手段にフレーム同期パターンを検出させてフレーム同期を確立する周波数制御手段とを備える、

ことを特徴とする。

そして、この発明によれば、第1乃至第5のパターン検出手段は、それぞれ、信号変換手段の変換により生成されたデジタル信号に基づいて、無線周波チャンネルに割り当てられた帯域の中心周波数が、所定の周波数範囲にある中間周波信号の周波数に対応する場合に、フレーム同期パターンを検出することができる。

そしてフレーム同期パターンを検出すると、ベースバンド信号に含まれる周波数誤差に応じたオフセット周波数だけベースバンド信号の周波数を変更して、第 1 のパターン検出手段によりフレーム同期パターンを検出することができる。

これにより、第 1 のパターン検出手段を他のパターン検出手段よりも広い帯域のベースバンド信号からフレーム同期パターンを検出することができるようにしておくことで、広い周波数範囲を素早くスキャンすると共に、安定したフレーム同期を確立することができる。

また、前記信号変換手段は、

ベースバンド信号の位相に対応したディジタル信号に変換する際にディジタル信号の値を特定する基準となる判定基準境界線の位相が、それぞれ $\phi = 45^\circ \times n$ (n は 0 ~ 7 の整数) だけ回転した位相平面上でベースバンド信号の位相を特定してディジタル信号に変換する 8 つのデマッピング手段を備え、

前記第 1 のパターン検出手段は、

前記 8 つのデマッピング手段それぞれの変換により生成された各ディジタル信号系列に所定のフレーム同期パターンが含まれているか否かを判別する 8 つの系列判別手段と、

前記 8 つの系列判別手段のうちの少なくとも 1 つにより所定のフレーム同期パターンが含まれていると判別されると、フレーム同期パターンが検出されたことを前記周波数制御手段に通知する手段とを備え、

前記第 2 乃至第 4 のパターン検出手段は、

それぞれが前記 8 つのデマッピング手段の変換により生成された各ディジタル信号系列のうち 3 つを用いて所定のフレーム同期パターンが含まれているか否かを判別する 8 つの第 1 の回転系列判別手段を備え、

前記第 3 及び第 5 のパターン検出手段は、

それぞれが前記 8 つのデマッピング手段の変換により生成された各デジタル信号系列のうち 4 つを用いて所定のフレーム同期パターンが含まれているか否かを判別する 8 つの第 2 の回転系列判別手段を備えることが望ましい。

また、前記第 1 及び第 2 の回転系列判別手段は、

デジタル信号系列をビット毎に遅延させる遅延手段と、

前記遅延手段から、受信時刻の経過に従って判定基準境界線の位相が同一方向に回転するようにデジタル信号系列を抽出して所定のフレーム同期パターンが含まれているか否かを判別する手段を備えることが望ましい。

これにより第 2 乃至第 5 のパターン検出手段は、それぞれ異なった周波数範囲に対応するベースバンド信号により伝送されるフレーム同期パターンを検出することができる。

より具体的には、前記第 2 のパターン検出手段が備える前記第 1 の回転系列判別手段と前記第 4 のパターン検出手段が備える前記第 1 の回転系列判別手段は、受信時刻の経過に従って判定基準境界線の位相が回転する方向が、互いに逆となるように前記遅延手段からデジタル信号系列を抽出し、

前記第 3 のパターン検出手段が備える前記第 2 の回転系列判別手段と前記第 5 のパターン検出手段が備える前記第 2 の回転系列判別手段は、受信時刻の経過に従って判定基準境界線の位相が回転する方向が、互いに逆となるように前記遅延手段からデジタル信号系列を抽出することが望ましい。

また、前記周波数制御手段は、

ベースバンド信号の位相を回転させるための波形データを生成する波形データ作成手段と、

前記波形データ作成手段により作成された波形データと受信したベースバンド信号との複素演算を実行することによりベースバンド信号の位相を回転させる複素演算実行手段と

前記複素演算実行手段により位相が回転させられたベースバンド信号の位相と絶対位相とを比較して位相誤差を特定する位相誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差に基づいてベースバンド信号に含まれる周波数誤差を特定する周波数誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差と前記周波数誤差特定手段により特定された周波数誤差に基づいて、前記波形データ作成手段を制御して、ベースバンド信号に含まれる位相誤差と周波数誤差を除去するためのキャリアを再生する手段とを備える、

ことが望ましい。

また、この発明の第4の観点に係る同期捕捉方法は、

受信電波をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉するための方法であって、

所定の周波数範囲にある中間周波信号により伝送されるベースバンド信号を受信して所定のフレーム同期パターンを検出する第1のパターン検出ステップと、

前記第1のパターン検出ステップにてフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、高周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を前記第1のパターン検出ステップと同時に受信して、所定のフレーム同期パターンを検出する第2のパターン検出ステップと、

前記第1のパターン検出ステップにてフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、低

周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を前記第 1 及び第 2 のパターン検出ステップと同時に受信して、所定のフレーム同期パターンを検出する第 3 のパターン検出ステップと、

前記第 1 乃至第 3 のパターン検出ステップのいずれかにおいてフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信号に含まれる周波数誤差を除去するためのキャリアを再生するキャリア再生ステップとを備える、

ことを特徴とする。

図面の簡単な説明

第 1 図は、階層化伝送方式のフレーム構成の一例を示す図である。

第 2 図は、送信側における各変調方式ごとのマッピングを示す模式図である。

第 3 図は、この発明の第 1 の実施の形態に係る同期捕捉回路の構成を示す図である。

第 4 図は、BPSK デマッパがデジタル信号を復元する際に用いる I-Q ベクトル平面を示す図である。

第 5 図は、BPSK デマッパの構成を示す図である。

第 6 図は、フレーム同期パターン検出回路の構成を示す図である。

第 7 図は、同期検出回路の構成を示す図である。

第 8 図は、この発明の第 2 の実施の形態に係る同期捕捉回路の構成を示す図である。

第 9 図は、フレーム同期パターン検出回路の構成を示す図である。

第 10 図は、同期捕捉回路がフレーム同期パターンを検出するための信号点配置を説明するための図である。

第 11 図は、同期検出回路の構成を示す図である。

第 12 図は、フレーム同期パターン検出回路の構成を示す図である。

第 1 3 図は、同期検出回路がフレーム同期パターンを検出するための信号点配置を説明するための図である。

第 1 4 図は、同期検出回路の構成を示す図である。

第 1 5 図は、従来の同期捕捉回路の構成を示す図である。

第 1 6 図は、B P S K デマッパが用いる I - Q ベクトル平面を示す図である。

第 1 7 図は、周波数誤差による信号点の移動について説明するための図である。

発明の実施の形態

(第 1 の実施の形態)

以下に、図面を参照して、この発明の第 1 の実施の形態に係る同期捕捉回路について詳細に説明する。

この同期捕捉回路は、O D U (OutDoor Unit) 等が受信電波をダウンコンバートすることにより得られた B S - I F (Broadcasting Satellite-Intermediate Frequency) 信号を、直交検波器で準同期検波し、得られたベースバンド信号を量子化したものを受信して同期を確立する。

この同期捕捉回路に入力されるベースバンド信号は、必要とする C / N (Carrier-to-Noise ratio) 値が異なる複数の変調方式、例えば 8 P S K (Phase Shift Keying) 変調、Q P S K (Quadrature PSK) 変調、B P S K (Binary PSK) 変調が時間毎に組み合わされ、フレーム毎に繰り返し伝送される。このような伝送方式を階層化伝送方式という。

図 1 は、この階層化伝送方式のフレーム構造を示す図である。

図示するように、このフレームは、3 9 9 3 6 シンボルで 1 フレームを形成し、1 9 2 シンボルからなるヘッダ部 1 0 0 と、複数の対として形成された 2 0 3 シンボルの主信号部 1 0 1 及び 4 シンボルのバ

シンボル部 1 0 2 とから構成される。

ヘッダ部 1 0 0 は、B P S K 変調で伝送されるフレーム同期パターン 1 1 0 と、T M C C (Transmission and Multiplexing Configuration Control) データ 1 1 1 と、スーパーフレーム識別パターン 1 1 2 とを含んでいる。

フレーム同期パターン 1 1 0 は、32 ビットのうち所定の 20 ビットを使用してフレーム同期を確立するためのビットストリームを伝送するためのものである。このフレーム同期を確立するためのビットストリームを送出する順に $(S_{19} S_{18} S_{17} \cdots S_1 S_0)$ とすると、 $(S_{19} S_{18} S_{17} \cdots S_1 S_0) = (1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0)$ である。

T M C C データ 1 1 1 は、時間分割で多重化された変調方式の多重構成を示す伝送多重構成識別データである。

ところで、このフレームは、8 つのフレームによりスーパーフレームを構成する。そして、スーパーフレーム識別パターン 1 1 2 は、各フレームのスーパーフレーム内での位置を識別するためのパターンである。

主信号部 1 0 1 は、T C 8 P S K (Trellis-Coded 8PSK) や Q P S K といった変調方式を用いて伝送される。また、バーストシンボル部 1 0 2 は、B P S K を用いて伝送され、フレームごとにリセットされる P N (Pseudo Noise) 信号であり、エネルギー拡散がなされている。

また、送信側では、各変調方式毎に以下に述べるようなマッピングが行われる。

図 2 (a) は、変調方式に 8 P S K を用いた場合の信号点配置を示す。

8 P S K 変調方式は、3 ビットのデジタル信号 ($a b c : a, b, c = 0 \text{ 又は } 1$) を図 2 (a) に示すような 8 つの異なる位相に割り当てて伝送する方法である。

すなわち、この8PSK変調方式において1シンボルを構成するビットの組み合わせは、(000)、(001)、(010)、(011)、(100)、(101)、(110)、(111)の8通りである。そして、これら3ビットからなるデジタル信号は、図2(a)の送信側I-Q(In phase-Quadrature)ベクトル平面上の信号点配置“0”～“7”に変換される。この変換を8PSKマッピングと呼ぶ。

図2(a)では、一例として、ビット列(000)を信号点配置“0”に、ビット列(001)を信号点配置“1”に、ビット列(101)を信号点配置“2”に、ビット列(100)を信号点配置“3”に、ビット列(110)を信号点配置“4”に、ビット列(111)を信号点配置“5”に、ビット列(011)を信号点配置“6”に、ビット列(010)を信号点配置“7”に変換している。

図2(b)は、変調方式にQPSKを用いた場合の信号点配置を示す。

QPSK変調方式は、2ビットのデジタル信号(d e : d, e = 0又は1)を図2(b)に示すような4つの異なる位相に割り当てて伝送する方式である。

すなわち、このQPSK変調方式において1シンボルを構成するビットの組み合わせは、(00)、(01)、(10)、(11)の4通りである。そして、図2(b)では、一例として、ビット列(00)を信号点配置“1”に、ビット列(10)を信号点配置“3”に、ビット列(11)を信号点配置“5”に、ビット列(01)を信号点配置“7”に変換する。この変換をQPSKマッピングと呼ぶ。

なお、図2(b)において、信号点配置と配置番号の関係は8PSKの場合、すなわち図2(a)における信号点配置と配置番号の関係と同一としている。

同様に、図2(c)は、変調方式にBPSKを用いた場合の信号点配

置を示し、BPSK変調方式は、1ビットのデジタル信号 ($f: f = 0$ 又は 1) を2つの異なる位相に割り当てて伝送する。

図2(c)では、一例として、ビット(0)を信号点配置“0”に、ビット(1)を信号点配置“4”に変換する。この変換をBPSKマッピングと呼ぶ。

このような階層化伝送方式でデジタル信号を伝送するための搬送波を受信して同期をとる同期捕捉回路は、図3に示すように、数値制御発振器1-1~1-3と、複素演算回路2-1~2-3と、帯域制限フィルタ3-1~3-3と、BPSK(Binary Phase Shift Keying)デマッパ4-1~4-3と、フレーム同期パターン検出回路5-1~5-3と、タイミング生成回路6と、セレクタ7と、位相誤差検出回路8と、周波数誤差演算回路9と、ループフィルタ10と、AFC(Automatic Frequency Control)回路11とを備えている。

数値制御発振器1-1~1-3は、それぞれ正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を生成するためのものであり、AFC回路11から受けた位相信号 $\theta_1 \sim \theta_3$ に応じた正弦波形或いは余弦波形の振幅を示すデジタル信号を生成してそれぞれ複素演算回路2-1~2-3に送る。

複素演算回路2-1~2-3は、反転回路、乗算器等から構成され、量子化されたベースバンド信号の位相誤差、周波数誤差を除去するための演算を実行するためのものである。

より具体的には、複素演算回路2-1~2-3は、それぞれ位相誤差、周波数誤差を含んだベースバンド信号の同相成分Iと直交成分Qを受け取る。また、複素演算回路2-1~2-3は、それぞれ数値制御発振器1-1~1-3から正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を受ける。そして、複素演算回路2-1~2

− 3 は、正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ に反転処理等を施した後、ベースバンド信号の同相成分 I 及び直交成分 Q につけあわせ、I (同相) 信号 R I 1 ~ R I 3 と Q (直交) 信号 R Q 1 ~ R Q 3 を生成する。

複素演算回路 2 − 1 ~ 2 − 3 は、それぞれ生成した I 信号 R I 1 ~ R I 3 と Q 信号 R Q 1 ~ R Q 3 を帯域制限フィルタ 3 − 1 ~ 3 − 3 に送る。

帯域制限フィルタ 3 − 1 ~ 3 − 3 は、レイズトコサイン特性のデジタルロールオフフィルタ等から構成され、それぞれ複素演算回路 2 − 1 ~ 2 − 3 から受けた I 信号 R I 1 ~ R I 3 と Q 信号 R Q 1 ~ R Q 3 の通過帯域を制限して、符号間干渉のないデータ波形を生成するためのものである。帯域制限フィルタ 3 − 1 ~ 3 − 3 は、帯域を制限した I 信号 D I 1 ~ D I 3 と Q 信号 D Q 1 ~ D Q 3 を、それぞれ B P S K デマッパ 4 − 1 ~ 4 − 3 に送る。

また、帯域制限フィルタ 3 − 1 ~ 3 − 3 は、I 信号 D I 1 ~ D I 3 と Q 信号 D Q 1 ~ D Q 3 をセレクタ 7 にも送る。

B P S K デマッパ 4 − 1 ~ 4 − 3 は、B P S K 変調されて伝送される 20 シンボルのフレーム同期パターン 1 1 0 を検出するために、送信側にて施される B P S K マッピングとは逆に、ベースバンド信号の信号点位置からデジタル信号を復元するためのものである。

より具体的には B P S K デマッパ 4 − 1 ~ 4 − 3 は、それぞれ帯域制限フィルタから I 信号 D I 1 ~ D I 3 と Q 信号 D Q 1 ~ D Q 3 を受けて、図 4 (a) ~ (h) に例示するような受信側の I − Q ベクトル平面上での受信信号点を求める。B P S K デマッパ 4 − 1 ~ 4 − 3 は、I − Q ベクトル平面上の受信信号点の位置に応じたデジタル信号 (0 又は 1) に変換する。

ここで、各 B P S K デマッパ 4 − 1 ~ 4 − 3 は、図 5 に示すように、

それぞれ8つのBPSKデマッピング回路20～27を備えている。

BPSKデマッピング回路20～27は、ROM (Read Only Memory) 等から構成され、各BPSKデマッピング回路20～27は、図4(a)～(h)に示すような、BPSK判定基準境界線BLの位相が異なる8通りのI-Qベクトル平面のうちのいずれか1つを用いてデジタル信号への変換を行う。

すなわち、BPSKデマッピング回路20～27は、送信側のI-Qベクトル平面を $\phi = 45^\circ \times n$ ($n = 0 \sim 7$ の整数)だけ回転させた場合に対応するべくBPSK判定基準境界線BLの位相を回転させたI-Qベクトル平面上で、受信信号点を特定してデジタル信号に変換する。

以下では、BPSKデマッピング回路20が、図4(a)に示すI-Qベクトル平面を用いてデジタル信号への変換を行い、以下順に、BPSKデマッピング回路21～27が、それぞれ図4(b)～(h)に示すI-Qベクトル平面を用いてデジタル信号への変換を行うものとする。

そして、各BPSKデマッピング回路20～27は、復元したデジタル信号のビットストリームB0～B7をフレーム同期パターン検出回路5-1～5-3に送る。

図3のフレーム同期パターン検出回路5-1～5-3は、BPSKデマッパ4-1～4-3が復元したデジタル信号からフレーム同期パターンを検出するためのものである。各フレーム同期パターン検出回路5-1～5-3は、この同期捕捉回路が受信したベースバンド信号に含まれる周波数誤差の大きさに応じた3つの異なる周波数範囲に対応し、BPSKデマッパ4-1～4-3からビットストリームB0～B7を受けてフレーム同期パターン110を検出する。

すなわち、例えばフレーム同期パターン検出回路5-1は、周波数誤

差が $+1.3$ (MHz)である周波数を中心とした $+/-700$ kHzの周波数範囲に対応し、フレーム同期パターン検出回路5-2は、周波数誤差が 0 (Hz)である周波数を中心とした $+/-700$ kHzの周波数範囲に対応し、フレーム同期パターン検出回路5-3は、周波数誤差が -1.3 (MHz)である周波数を中心とした $+/-700$ kHzの周波数範囲に対応する。

フレーム同期パターン検出回路5-1~5-3は、いずれも図6に示すような8つの同期検出回路30~37と、ORゲート38とを備える。

同期検出回路30~37は、いずれも同一の構成を有しており、図7に示すように、20個のシフトレジスタ(遅延ラッチ $D_0 \sim D_{19}$)と、所定のビットに対して論理反転を施すインバータINと、ANDゲートA1とを備えている。

ANDゲートA1は、遅延ラッチ $D_0 \sim D_{19}$ の状態($D_{19}D_{18}D_{17} \dots D_1D_0$)が(11101100110100101000)となる場合に高電圧を出力する。これは、フレーム同期パターン110のビットストリームであり、ANDゲートA1の出力が高電位となることにより、同期検出回路30~37は、フレーム同期パターンを検出したことを示す。

ORゲート38は、同期検出回路30~37のうちのいずれかがフレーム同期パターン110を検出したことをタイミング生成回路6に通知する。

図3のタイミング生成回路6は、フレーム同期パターン検出回路5-1~5-3からフレーム同期パターン110を検出した旨の通知を受けてフレーム同期を確立するためのものである。

この際、タイミング生成回路6は、フレーム同期パターン検出回路5-1~5-3のうちのいずれかがフレーム同期パターン110を検出した

か判別し、判別したフレーム同期パターン検出回路 5-1 ~ 5-3 に応じた選択信号をセレクタ 7 に送る。

すなわち、タイミング生成回路 6 は、フレーム同期パターン検出回路 5-1 がフレーム同期パターン 110 を検出したと判別すると、セレクタ 7 に帯域制限フィルタ 3-1 から出力された I 信号 D I 1 及び Q 信号 D Q 1 を選択される選択信号を送る。また、タイミング生成回路 6 は、フレーム同期パターン検出回路 5-2 がフレーム同期パターン 110 を検出したと判別すると、セレクタ 7 に帯域制限フィルタ 3-2 から出力された I 信号 D I 2 及び Q 信号 D Q 2 を選択される選択信号を送る。一方、タイミング生成回路 6 は、フレーム同期パターン検出回路 5-3 がフレーム同期パターン 110 を検出したと判別すると、セレクタ 7 に帯域制限フィルタ 3-3 から出力された I 信号 D I 3 及び Q 信号 D Q 3 を選択される選択信号を送る。

また、タイミング生成回路 6 は、フレーム同期を確立すると、T M C C データ 111 を抽出してフレーム多重構成を識別し、周波数誤差演算回路 9 に T M C C 区間を特定するための T M C C 区間信号を送る。

さらに、タイミング生成回路 6 は、A F C 回路 11 に切換信号を送り、数値制御発振器 1-1 ~ 1-3 のうちのいずれか 1 つを、位相信号 θ_1 ~ θ_3 により制御させて、R F チャンネルを捕捉するためのキャリア（搬送波）を再生させる。

セレクタ 7 は、マルチプレクサ等から構成され、タイミング生成回路 6 から受けた選択信号に応じて帯域制限フィルタ 3-1 ~ 3-3 のうちのいずれかが出力する I 信号 D I 1 ~ D I 3 及び Q 信号 D Q 1 ~ D Q 3 を選択する。セレクタ 7 は、選択した I 信号 D I と Q 信号 D Q を位相誤差検出回路 8 に入力する。

位相誤差検出回路 8 は、セレクタ 7 から受けた I 信号 D I と Q 信号 D

Qに基づいてI-Qベクトル平面上での信号点位置を特定して、信号点位置が示す位相と絶対位相との位相誤差（受信信号位相回転角）を求めるためのものである。

位相誤差検出回路8は、求めた位相誤差に応じた位相誤差信号PEDを生成して周波数誤差演算回路9とループフィルタ10に送る。

周波数誤差演算回路9は、タイミング生成回路6から受けたTMCC区間信号によりTMCC区間を特定して、位相誤差検出回路8から受けた位相誤差信号PEDに示されたTMCC区間における位相誤差に基づき希望周波数と再生キャリアの周波数との差（誤差周波数） Δf を求めるためのものである。

周波数誤差演算回路9は、求めた誤差周波数 Δf をAFC回路11に通知する。

ループフィルタ10は、位相誤差検出回路8から受けた位相誤差信号PEDを平滑化するローパスフィルタであり、平滑化した位相誤差信号PEDを位相調整信号 $L\Delta f$ としてAFC回路11に供給する。

AFC回路11は、周波数誤差演算回路9から受けた誤差周波数 Δf 及びループフィルタ10から受けた位相調整信号 $L\Delta f$ に応じた位相信号 $\theta_1 \sim \theta_3$ を生成するためのものである。

AFC回路11は、生成した位相信号 $\theta_1 \sim \theta_3$ を数値制御発振器1-1～1-3に供給して正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を生成させる。

ここで、AFC回路11は、位相信号 θ_1 を、複素演算回路2-1が受信するベースバンド信号に+1.3MHzの周波数誤差が含まれている場合に、複素演算の結果、送信側で所定のデジタル信号（0又は1）に割り当てられた信号点の位相が回転しないような値に設定する。

また、AFC回路11は、位相信号 θ_2 を、複素演算回路2-2が受

信するベースバンド信号に周波数誤差が含まれていない場合（周波数誤差が0MHzの場合）に、複素演算の結果、送信側で所定のデジタル信号（0又は1）に割り当てられた信号点の位相が回転しないような値に設定する。

さらに、AFC回路11は、位相信号 θ_3 を、複素演算回路2-3が受信するベースバンド信号に-1.3MHzの周波数誤差が含まれている場合に、複素演算の結果、送信側で所定のデジタル信号（0又は1）に割り当てられた信号点の位相が回転しないような値に設定する。

以下に、この発明の第1の実施の形態に係る同期捕捉回路の動作を説明する。

この同期捕捉回路は、ベースバンド信号に含まれる周波数誤差が異なる複数の周波数範囲に対応してフレーム同期パターンを検出する複数の受信系統を備えることで、BSデジタル放送用のRFチャンネルを短時間で捕捉することができる回路である。

この発明の第1の実施の形態に係る同期捕捉回路において、数値制御発振器1-1～1-3と、複素演算回路2-1～2-3と、帯域制限フィルタ3-1～3-3と、セレクタ7と、位相誤差検出回路8と、周波数誤差演算回路9と、ループフィルタ10と、AFC回路11は、複素演算回路2-1～2-3に入力されるベースバンド信号の同相成分Iと直交成分Qに含まれるキャリア（搬送波）の周波数誤差を除去するためのキャリア再生のループを構成している。

すなわち、まず、複素演算回路2-1～2-3は、ODU（図示せず）が受信電波をダウンコンバートしたBS-IF信号を、ローカル発振器（図示せず）が生成するBSデジタル放送用のRFチャンネルに割り当てられた帯域の中心周波数に対応した周波数に固定された局部発振信号を用いて検波することにより得られたベースバンド信号の同相成分I

と直交成分Qを受ける。

ここで、ODUが受信電波をダウンコンバートする際に生じた周波数誤差は、中間周波信号であるBS-IF信号に現れると共に、ベースバンド信号にも現れる。

複素演算回路2-1～2-3は、それぞれ数値制御発振器1-1～1-3から受けた正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を用いて、数式2に示すような演算を実行して、ベースバンド信号の位相を回転させる。

$$(\text{数}2) \quad R I k = I \times \cos \theta_k - Q \times \sin \theta_k$$

$$R Q k = I \times \sin \theta_k + Q \times \cos \theta_k$$

($k = 1 \sim 3$ の整数)

ここで、AFC回路11は、位相信号 θ_1 を、複素演算回路2-1が受信するベースバンド信号に+1.3MHzの周波数誤差が含まれている場合に、複素演算の結果、送信側で所定のデジタル信号(0又は1)に割り当てられた信号点の位相が回転しないような値に設定する。

また、AFC回路11は、位相信号 θ_2 を、複素演算回路2-2が受信するベースバンド信号に周波数誤差が含まれていない場合(周波数誤差が0MHzの場合)に、複素演算の結果、送信側で所定のデジタル信号(0又は1)に割り当てられた信号点の位相が回転しないような値に設定する。

さらに、AFC回路11は、位相信号 θ_3 を、複素演算回路2-3が受信するベースバンド信号に-1.3MHzの周波数誤差が含まれている場合に、複素演算の結果、送信側で所定のデジタル信号(0又は1)に割り当てられた信号点の位相が回転しないような値に設定する。

すなわち、AFC回路11は、位相信号 θ_1 を、準同期検波を行うための局部発振信号を生成するローカル発振器(図示せず)の発振周波数

よりも高周波である所定の周波数範囲にある中間周波信号（BS-IF信号）により伝送されたベースバンド信号を受信してフレーム同期パターン110を検出できるような値に設定する。

また、AFC回路11は、位相信号 θ_2 を、ローカル発振器（図示せず）の発振周波数と同一の周波数を含む所定の周波数範囲にある中間周波信号（BS-IF信号）により伝送されたベースバンド信号を受信してフレーム同期パターン110を検出できるような値に設定する。

さらに、AFC回路11は、位相信号 θ_3 を、ローカル発振器（図示せず）の発振周波数よりも低周波である所定の周波数範囲にある中間周波信号（BS-IF信号）により伝送されたベースバンド信号を受信してフレーム同期パターン110を検出できるような値に設定する。

数値制御発振器1-1～1-3は、それぞれAFC回路11から位相信号 $\theta_1 \sim \theta_3$ を受けて正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を生成して複素演算回路2-1～2-3に供給する。

複素演算回路2-1～2-3は、それぞれ得られたI信号RI1～RI3及びQ信号RQ1～RQ3を、帯域制限フィルタ3-1～3-3に入力して帯域を制限し、I信号DI1～DI3及びQ信号DQ1～DQ3とする。

これにより、複素演算回路2-1～2-3は、ベースバンド信号に含まれる周波数誤差が $+/-2\text{MHz}$ となる範囲でフレーム同期パターン110を検出することができるように、ベースバンド信号の周波数を変更することができる。従って、ODUがダウンコンバートする際に生じる周波数誤差が $+/-2\text{MHz}$ の範囲内であれば、フレーム同期パターン110を検出してRFチャンネルを捕捉することができる。

帯域制限フィルタ3-1～3-3から出力されたI信号DI1～DI

3 及び Q 信号 D Q 1 ~ D Q 3 は、それぞれ B P S K デマッパ 4 - 1 ~ 4 - 3 に入力されると共に、セレクタ 7 に入力される。

セレクタ 7 は、帯域制限フィルタ 3 - 1 ~ 3 - 3 のうちのいずれか 1 つから受けた I 信号 D I 1 ~ D I 3 及び Q 信号 D Q 1 ~ D Q 3 を選択して位相誤差検出回路 8 に送る。

この際、セレクタ 7 が I 信号 D I 1 ~ D I 3 及び Q 信号 D Q 1 ~ D Q 3 のどれを選択するかは、タイミング生成回路 6 から受けた選択信号により決定される。

ここで、タイミング生成回路 6 が選択信号を出力するまでの動作について説明する。

まず、帯域制限フィルタ 3 - 1 ~ 3 - 3 から出力された I 信号 D I 1 ~ D I 3 及び Q 信号 D Q 1 ~ D Q 3 がそれぞれ B P S K デマッパ 4 - 1 ~ 4 - 3 に入力されると、B P S K デマッパ 4 - 1 ~ 4 - 3 は、B P S K デマッピング回路 2 0 ~ 2 7 により、デジタル信号を復元する。

この際、B P S K デマッピング回路 2 0 ~ 2 7 は、送信側の I - Q ベクトル平面を $\phi = 45^\circ \times n$ (n は 0 ~ 7 の整数) だけ回転させた場合に対応するべく B P S K 判定基準境界線 B L の位相を回転させた I - Q ベクトル平面上で、受信信号点を特定してデジタル信号に変換する。

このように B P S K 判定基準境界線 B L の位相を回転させた 8 通りの I - Q ベクトル平面を用いてデジタル信号に変換するのは、以下の理由による。

すなわち、複数の変調方式が時間分割されてフレームごとに繰り返し伝送される階層化伝送方式では、変調方式の多重構成を示す伝送多重構成識別データである T M C C データ 1 1 1 は、フレーム同期が確立した後に、フレーム同期パルスによって生成されるタイミングで抽出される。そして、T M C C データ 1 1 1 が示す変調方式の多重構成を識別するこ

とにより変調方式別の処理が可能となる。

このため、フレーム同期が確立するまでは、8PSK復調も行うことから、数値制御発振器1-1～1-3及びAFC回路11により再生されるキャリア（搬送波）の位相状態によっては、フレーム同期パターンを復調する際に、ベースバンド信号の位相が $\phi = 45^\circ \times n$ （ n は0～7の整数）だけ回転する。

例えば、送信側において、図2（c）に示す信号点配置“0”にビット“0”が割り当てられ、信号点配置“4”にビット“1”が割り当てられたものとする。

この場合、BPSKデマッパ4-1～4-3が帯域制限フィルタ3-1～3-2から受けたI信号DI1～DI3及びQ信号DQ1～DQ3に基づいて特定するビット“0”及び“1”の信号点は、送信側と同様に図2（c）に示す $\phi = 0^\circ$ の信号点配置“0”及び“4”に現れることもある。

しかし、数値制御発振器1-1～1-3及びAFC回路11により再生されるキャリア（搬送波）の位相状態によっては、ビット“0”及び“1”の信号点は、図2（a）に示す $\phi = 45^\circ$ だけ位相が回転した信号点配置“1”及び“5”に現れることもある。また、 $\phi = 90^\circ$ だけ位相が回転した信号点配置“2”及び“6”に現れることもあり、 $\phi = 135^\circ$ だけ位相が回転した信号点配置“0”及び“4”に現れることもある。

このように、フレーム同期パターン110が復調される際の位相は $\phi = 45^\circ \times n$ （ n は0～7の整数）だけ回転することがあり、このような8通りの位相においてフレーム同期パターン110が復調されても確実にこれを検出できるようにする必要がある。

従って、BPSKデマッパ4-1～4-3は、それぞれ8つのBPS

Kデマッピング回路20～27を備え、BPSK判定基準境界線BLの位相を回転させた8通りのI-Qベクトル平面を用いてデジタル信号に変換する。

このようなBPSKデマッパ4-1～4-3により復元されたデジタル信号のビットストリームB0～B7は、それぞれフレーム同期パターン検出回路5-1～5-3に送られる。

フレーム同期パターン検出回路5-1～5-3は、それぞれ同期検出回路30～37のいずれかがフレーム同期パターン110を検出すると、その旨をタイミング生成回路6に通知する。

タイミング生成回路6は、フレーム同期パターン検出回路5-1～5-3のいずれかからフレーム同期パターン110を検出した旨の通知を受けると、フレーム同期パターン検出回路5-1～5-3のうちのどれがフレーム同期パターン110を検出したかを判別し、判別結果に応じた選択信号をセクタ7に送る。

すなわち、タイミング生成回路6は、フレーム同期パターン検出回路5-1がフレーム同期パターン110を検出したと判別すると、セクタ7に帯域制限フィルタ3-1から出力されたI信号DI1及びQ信号DQ1を選択させる選択信号を送る。また、タイミング生成回路6は、フレーム同期パターン検出回路5-2がフレーム同期パターン110を検出したと判別すると、セクタ7に帯域制限フィルタ3-2から出力されたI信号DI2及びQ信号DQ2を選択させる選択信号を送る。一方、タイミング生成回路6は、フレーム同期パターン検出回路5-3がフレーム同期パターン110を検出したと判別すると、セクタ7に帯域制限フィルタ3-3から出力されたI信号DI3及びQ信号DQ3を選択させる選択信号を送る。

これにより、タイミング生成回路6は、セクタ7がI信号DI1～

D I 3 及び Q 信号 D Q 1 ~ D Q 3 のどれを選択するかを決定するための選択信号を送ることができる。

また、この際、タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 1 ~ 5 - 3 からフレーム同期パターン 1 1 0 を検出した旨の通知を受けるタイミングによりフレーム同期を確立する。これに基づいて、タイミング生成回路 6 は、T M C C 区間を特定するための T M C C 区間信号を生成し、周波数誤差演算回路 9 に送る。

さらに、この際、タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 1 ~ 5 - 3 のうちのいずれがフレーム同期パターン 1 1 0 を検出したかを判別した結果に応じた切換信号を A F C 回路 1 1 に送り、R F チャンネルを捕捉するためのキャリア（搬送波）を再生させる。

すなわち、タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 1 がフレーム同期パターン 1 1 0 を検出したと判別すると、A F C 回路 1 1 に、位相信号 θ_1 により数値制御発振器 1 - 1 を制御してキャリア（搬送波）を再生させるための切換信号を送る。また、タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 2 がフレーム同期パターン 1 1 0 を検出したと判別すると、A F C 回路 1 1 に、位相信号 θ_2 により数値制御発振器 1 - 2 を制御してキャリア（搬送波）を再生させるための切換信号を送る。一方、タイミング生成回路 6 は、フレーム同期パターン検出回路 5 - 3 がフレーム同期パターン 1 1 0 を検出したと判別すると、A F C 回路 1 1 に、位相信号 θ_3 により数値制御発振器 1 - 3 を制御してキャリア（搬送波）を再生させるための切換信号を送る。

一方、セレクタ 7 により選択された I 信号 D I と Q 信号 D Q は、位相誤差検出回路 8 に送られる。

位相誤差検出回路 8 は、セレクタ 7 から受けた I 信号 D I と Q 信号 D

Qに基づいてI-Qベクトル平面上での信号点位置を特定し、信号点位置が示す位相と絶対位相と位相誤差（受信信号位相回転角）を求める。

位相誤差検出回路8は、求めた位相誤差に応じた位相誤差信号PEDを周波数誤差演算回路9と、ループフィルタ10に送る。

周波数誤差演算回路9は、タイミング生成回路6から受けたTMCC区間信号によりTMCC区間を特定し、位相誤差検出回路8から受けた位相誤差信号PEDにより示されるTMCC区間における位相誤差から、希望周波数と再生キャリアの周波数との差（誤差周波数） Δf を求める。

周波数誤差演算回路9は、求めた誤差周波数 Δf をAFC回路11に通知する。

ループフィルタ10は、位相誤差検出回路8から受けた位相誤差信号PEDを平滑化して位相調整信号 $L\Delta f$ とし、AFC回路11に送る。

AFC回路11は、位相信号 $\theta_1 \sim \theta_3$ のうち、タイミング生成回路6から受けた切換信号に従ったものを、周波数誤差演算回路9から通知された誤差周波数 Δf 及びループフィルタ10から受けた位相調整信号 $L\Delta f$ に応じて調して数値制御発振器1-1～1-3のいずれかに供給する。

これにより、複素演算回路2-1～2-3に入力されるベースバンド信号の同相成分Iと直交成分Qに含まれるキャリアの周波数誤差を除去するための正弦波データ $\sin \theta_1 \sim \sin \theta_3$ 及び余弦波データ $\cos \theta_1 \sim \cos \theta_3$ を生成して希望周波数のチャンネルを捕捉することができる。

以上説明したように、この発明の第1の実施の形態に係る同期捕捉回路によれば、ベースバンド信号に含まれる周波数誤差が異なる3つの周波数範囲に対応してフレーム同期パターン110を検出することができる。従って、ODUでのダウンコンバートの際に生じる周波数誤差が所

定の範囲内（ $+/-2\text{MHz}$ の範囲内）であれば、瞬時にフレーム同期パターン110を検出することができる。

これにより、フレーム同期を素早く確立して、RFチャンネルを短時間で捕捉することができる。

（第2の実施の形態）

次に、この発明の第2の実施の形態に係る同期捕捉回路について説明する。

図8は、この発明の第2の実施の形態に係る同期捕捉回路の構成を示す図である。

図示するように、この同期捕捉回路は、数値制御発振器50と、複素演算回路51と、帯域制限フィルタ52と、BPSKデマッパ53と、フレーム同期パターン検出回路54-1～54-5と、タイミング生成回路55と、位相誤差検出回路56と、周波数誤差演算回路57と、ループフィルタ58と、AFC回路59とを備えている。

数値制御発振器50は、正弦波データ $\sin\theta$ 及び余弦波データ $\cos\theta$ を生成するためのものであり、AFC回路59から受けた位相信号 θ に応じた正弦波形或いは余弦波形の振幅を示すデジタル信号を生成して複素演算回路51に送る。

複素演算回路51は、反転回路、乗算器等から構成され、量子化されたベースバンド信号の位相誤差、周波数誤差を除去するための演算を実行するためのものである。

具体的には、複素演算回路51は、位相誤差、周波数誤差を含んだベースバンド信号の同相成分Iと直交成分Qを受けて、数値制御発振器50から受けた正弦波データ $\sin\theta$ 及び余弦波データ $\cos\theta$ を用いて、ベースバンド信号の位相を回転させるための演算を実行して、位相誤差、周波数誤差を除去したI（同相）信号RIとQ（直交）信号RQを生成

する。

複素演算回路 5 1 は、生成した I 信号 R I と Q 信号 R Q を帯域制限フィルタ 5 2 に送る。

帯域制限フィルタ 5 2 は、レイズトコサイン特性のデジタルロールオフフィルタ等から構成され、複素演算回路 5 1 から受けた I 信号 R I と Q 信号 R Q の通過帯域を制限して符号間干渉のないデータ波形を生成するためのものである。帯域制限フィルタ 5 2 は、複素演算回路 5 1 から受けた I 信号 R I と Q 信号 R Q の帯域を制限した I 信号 D I と Q 信号 D Q を生成して B P S K デマッパ 5 3 に送る。

また、帯域制限フィルタ 5 2 は、I 信号 D I と Q 信号 D Q を位相誤差検出回路 5 6 にも送る。

B P S K デマッパ 5 3 は、B P S K 変調されて伝送される 2 0 シンボルのフレーム同期パターン 1 1 0 を検出するため、送信側にて施される B P S K マッピングとは逆に、ベースバンド信号の信号点位置からデジタル信号を復元するためのものである。

この B P S K デマッパ 5 3 は、上記第 1 の実施の形態に係る同期捕捉回路と同様に、8 つの B P S K デマッピング回路 2 0 ~ 2 7 を備えている。

そして、各 B P S K デマッピング回路 2 0 ~ 2 7 は、復元したデジタル信号のビットストリーム B 0 ~ B 7 をフレーム同期パターン検出回路 5 4 - 1 ~ 5 4 - 5 に送る。

フレーム同期パターン検出回路 5 4 - 1 ~ 5 4 - 5 は、B P S K デマッパ 5 3 が備える 8 つの B P S K デマッピング回路 2 0 ~ 2 7 から出力されるビットストリーム B 0 ~ B 7 を受けて、フレーム同期パターン 1 1 0 を検出するためのものである。

各フレーム同期パターン検出回路 5 4 - 1 ~ 5 4 - 5 は、それぞれベ

ースバンド信号に含まれる周波数誤差の大きさに応じた周波数範囲でフレーム同期パターン110を検出するためのものである。

すなわち、例えば、フレーム同期パターン検出回路54-1は、ベースバンド信号に含まれる周波数誤差が $+2.1\text{ MHz} \sim +1.4\text{ MHz}$ である場合にフレーム同期パターン110を検出する。

同様に、フレーム同期パターン検出回路54-2は、周波数誤差が $+1.4\text{ MHz} \sim +700\text{ kHz}$ である場合、フレーム同期パターン検出回路54-3は、周波数誤差が $+700\text{ kHz} \sim -700\text{ kHz}$ である場合、フレーム同期パターン検出回路54-4は、周波数誤差が $-700\text{ kHz} \sim -1.4\text{ MHz}$ である場合、フレーム同期パターン検出回路54-5は、周波数誤差が $-1.4\text{ MHz} \sim -2.1\text{ MHz}$ である場合に、フレーム同期パターン110を検出する。

フレーム同期パターン検出回路54-1は、複素演算回路51が受けたベースバンド信号に $+2.1\text{ MHz} \sim +1.4\text{ MHz}$ の周波数誤差が含まれている場合にフレーム同期パターン110を検出するため、図9に示すように、8つの同期検出回路40-1~47-1と、ORゲート48-1とを備えている。

ここで、ベースバンド信号に含まれる周波数誤差が $+2.1\text{ MHz} \sim +1.4\text{ MHz}$ である場合に正しくフレーム同期パターン110を検出するためには、例えば図10(a)~(e)に示すように、フレーム同期パターン110を示すシンボルを受信している間、すなわち20シンボルを受信する間にI-Qベクトル平面上のBPSK判定基準境界線LNを4回だけ同一位相方向に回転してあげればよい。

なお、図10(a)~(e)に示す信号点の位置は、送信側にてビット“1”に対して割り当てられたものを示している。

そこで、フレーム同期パターン検出回路54-1が備える同期検出回

路40-1~47-1は、それぞれBPSKデマッパ53が備える8つのBPSKデマッピング回路20~27から受ける8通りのビットストリームB0~B7のうちの4つを用いてフレーム同期パターン110を検出する。

例えば、図10(a)~(e)に示したような順でBPSK判定基準境界線LNを回転させたI-Qベクトル平面を用いて変換されたデジタル信号からフレーム同期パターン110を検出する回路が同期検出回路40-1であるとする。

この場合、同期検出回路40-1は、図11に示すように、6つのANDゲートA10-1~A15-1を備え、ビットストリームごとに直列に接続された遅延ラッチD₀~D₁₉を備えている。

この同期検出回路40-1は、図4(c)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路22から受けたビットストリームB2を遅延ラッチD₀~D₁₉により遅延させる。そして、ANDゲートA10-1は、遅延ラッチD₀~D₃の状態(D₃D₂D₁D₀)が(1000)となる場合に高電圧を出力する。また、ANDゲートA11-1は、遅延ラッチD₁₆~D₁₉の状態(D₁₉D₁₈D₁₇D₁₆)が(1110)となる場合に高電圧を出力する。

また、同期検出回路40-1は、図4(e)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路24から受けたビットストリームB4を遅延ラッチD₀~D₁₅により遅延させる。そして、ANDゲートA12-1は、遅延ラッチD₁₂~D₁₅の状態(D₁₅D₁₄D₁₃D₁₂)が(1100)となる場合に高電圧を出力する。

また、同期検出回路40-1は、図4(g)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路26から受けたビットストリームB6を遅延ラッチD₀~D₁₁により遅延させる。そし

て、ANDゲートA13-1は、遅延ラッチ $D_8 \sim D_{11}$ の状態($D_{11} D_{10} D_9 D_8$)が(1101)となる場合に高電圧を出力する。

また、同期検出回路40-1は、図4(a)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路20から受けたビットストリームB0を遅延ラッチ $D_0 \sim D_7$ により遅延させる。そして、ANDゲートA14-1は、遅延ラッチ $D_4 \sim D_7$ の状態($D_7 D_6 D_5 D_4$)が(0010)となる場合に高電圧を出力する。

ANDゲートA15-1は、ANDゲートA10-1~A14-1がいずれも高電圧を出力する場合に、高電圧を出力する。これにより同期検出回路40-1は、フレーム同期パターン110を検出したとしてORゲート48-1を介してタイミング生成回路55に通知する。

図9の同期検出回路41-1~47-1も、それぞれ同期検出回路40-1と同様に、BPSKデマッパ53が備える8つのBPSKデマッピング回路20~27から受けるビットストリームB0~B7のうちの4つを用いてフレーム同期パターン110を検出できるように構成される。

ここで、同期検出回路40-1~47-1は、それぞれフレーム同期パターン110の第1ビットを受信する時点での受信信号位相回転角が $45^\circ \times n$ (n は0~7の整数)だけ異なる場合に対応できるように適宜検出回路を構成する。

なお、同期検出回路40-1~47-1は、ビットストリームB0~B7をビットストリーム毎に遅延させる遅延ラッチ $D_0 \sim D_{19}$ を共有することができ、論理積を求める遅延ラッチ $D_0 \sim D_{19}$ の状態に応じた配線を行えばよい。

図8のフレーム同期パターン検出回路54-2は、複素演算回路51が受けたベースバンド信号に+1.4MHz~+700kHzの周波数

誤差が含まれている場合にフレーム同期パターン110を検出するため、図12に示すように、8つの同期検出回路40-2~47-2と、ORゲート48-2とを備えている。

ここで、ベースバンド信号に含まれる周波数誤差が+1.4MHz~+700kHzである場合に正しくフレーム同期パターン110を検出するためには、例えば図13(a)~(c)に示すように、フレーム同期パターン110を示すシンボルを受信している間、すなわち20シンボルを受信する間に、I-Qベクトル平面上のBPSK判定基準境界線LNを2回だけ同一位相方向に回転してあげればよい。

なお、図13(a)~(c)に示す信号点の位置は、送信側にてビット“1”に対して割り当てられたものを示している。

そこで、フレーム同期パターン検出回路54-2が備える同期検出回路40-2~47-2は、それぞれ、BPSKデマッパ53が備える8つのBPSKデマッピング回路20~27から受ける8通りのビットストリームB0~B7のうちの3つを用いてフレーム同期パターン110を検出する。

例えば、図13(a)~(c)に示したような順でBPSK判定基準境界線LNを回転させたI-Qベクトル平面を用いて変換されたデジタル信号からフレーム同期パターン110を検出する回路が同期検出回路40-2であるとする。

この場合、同期検出回路40-2は、図14に示すように、4つのゲートA10-2~A13-2を備え、ビットストリームごとに直列に接続された遅延ラッチD₀~D₁₉を備えている。

この同期検出回路40-2は、図4(c)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路22から受けたビットストリームB2を遅延ラッチD₀~D₁₉により遅延させる。そして、

ANDゲートA10-2は、遅延ラッチ $D_{13} \sim D_{19}$ の状態($D_{19} D_{18} D_{17} D_{16} D_{15} D_{14} D_{13}$)が(1110110)となる場合に高電圧を出力する。

また、同期検出回路40-2は、図4(e)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路24から受けたビットストリームB4を遅延ラッチ $D_0 \sim D_{12}$ により遅延させる。そして、ANDゲートA11-2は、遅延ラッチ $D_7 \sim D_{12}$ の状態($D_{12} D_{11} D_{10} D_9 D_8 D_7$)が(011010)となる場合に高電圧を出力する。

また、同期検出回路40-2は、図4(g)に示すI-Qベクトル平面を用いてデマッピングするBPSKデマッピング回路26から受けたビットストリームB6を遅延ラッチ $D_0 \sim D_6$ により遅延させる。そして、ANDゲートA12-2は、遅延ラッチ $D_0 \sim D_6$ の状態($D_6 D_5 D_4 D_3 D_2 D_1 D_0$)が(0101000)となる場合に高電圧を出力する。

ANDゲートA13-2は、ANDゲートA10-2～A12-2がいずれも高電圧を出力する場合に、高電圧を出力する。これにより、同期検出回路40-2は、フレーム同期パターン110を検出したとして、ORゲート48-2を介してタイミング生成回路55に通知する。

図12の同期検出回路41-2～47-2も、それぞれ同期検出回路40-2と同様に、BPSKデマッパ53が備える8つのBPSKデマッピング回路20～27から受けるビットストリームB0～B7のうちの3つを用いてフレーム同期パターン110を検出できるように構成される。

ここで、同期検出回路40-2～47-2は、それぞれフレーム同期パターン110の第1ビットを受信する時点での受信信号位相回転角が

$45^\circ \times n$ (n は0～7の整数)だけ異なる場合に対応できるように適宜検出回路を構成する。

なお、同期検出回路40-2～47-2は、ビットストリームB0～B7をビットストリーム毎に遅延させる遅延ラッチD₀～D₁₉を共有することができ、論理積を求める遅延ラッチD₀～D₁₉の状態に応じた配線を行えばよい。

図8のフレーム同期パターン検出回路54-3は、複素演算回路51が受けたベースバンド信号に+700kHz～-700kHzの周波数誤差が含まれている場合にフレーム同期パターン110を検出するためのものであり、上記第1の実施の形態におけるフレーム同期パターン検出回路5-1～5-3のいずれか1つと同一の構成を有している。

フレーム同期パターン検出回路54-4は、複素演算回路51が受けたベースバンド信号に-700kHz～-1.4MHzの周波数誤差が含まれている場合にフレーム同期パターン110を検出するためのものである。このフレーム同期パターン検出回路54-4は、フレーム同期パターン110を示すシンボルを受信する間に、フレーム同期パターン検出回路54-2とは逆の位相方向にBPSK判定基準境界線LNを2回だけ回転してデジタル信号を復元するように構成される。

フレーム同期パターン検出回路54-5は、複素演算回路51が受けたベースバンド信号に-1.4MHz～-2.1MHzの周波数誤差が含まれている場合にフレーム同期パターン110を検出するためのものである。このフレーム同期パターン検出回路54-5は、フレーム同期パターン110を示すシンボルを受信する間に、フレーム同期パターン検出回路54-1とは逆の位相方向にBPSK判定基準境界線LNを4回だけ回転してデジタル信号を復元するように構成される。

タイミング生成回路55は、フレーム同期パターン検出回路54-1

～54-5からフレーム同期パターン110を検出した旨の通知を受けるタイミングによりフレーム同期を確立するためのものである。

また、タイミング生成回路55は、フレーム同期を確立すると、TMCCデータ111を抽出してフレーム多重構成を識別し、周波数誤差演算回路57にTMCC区間を特定するためのTMCC区間信号を送る。

さらに、タイミング生成回路55は、フレーム同期パターン検出回路54-1～54-5のいずれかからフレーム同期パターン110を検出した旨の通知を受けると、フレーム同期パターン検出回路54-1～54-5のうちのどれがフレーム同期パターン110を検出したかを判別する。そして、タイミング生成回路55は、この判別結果に基づいて、AFC回路59にRFチャンネルを捕捉するためのオフセット周波数を通知する。

位相誤差検出回路56は、帯域制限フィルタ52から受けたI信号DIとQ信号DQに基づいてI-Qベクトル平面上での信号点位置を特定して、信号点位置が示す位相と絶対位相との位相誤差（受信信号位相回転角）を求めるためのものである。

位相誤差検出回路56は、求めた位相誤差に応じて位相誤差信号PEDを生成して周波数誤差演算回路57とループフィルタ58に送る。

周波数誤差演算回路57は、タイミング生成回路55から受けたTMCC区間信号によりTMCC区間を特定して、位相誤差検出回路56から受けた位相誤差信号PEDに示されたTMCC区間における位相誤差に基づき希望周波数と再生キャリアの周波数との差（誤差周波数） Δf を求めるためのものである。

周波数誤差演算回路57は、求めた誤差周波数 Δf をAFC回路59に通知する。

ループフィルタ58は、位相誤差検出回路56から受けた位相誤差信

号 P E D を平滑化するローパスフィルタであり、平滑化した位相誤差信号 P E D を位相調整信号 $L \Delta f$ として A F C 回路 5 9 に供給する。

A F C 回路 5 9 は、周波数誤差演算回路 5 7 から受けた誤差周波数 Δf 及びループフィルタ 1 0 から受けた位相調整信号 $L \Delta f$ に応じた位相信号 θ を生成してキャリア（搬送波）を再生するためのものである。

また、A F C 回路 5 9 は、タイミング生成回路 5 5 から通知されたオフセット周波数に応じた位相信号 θ により数値制御発振器 5 0 を制御して、フレーム同期パターン検出回路 5 4 - 3 がフレーム同期パターン 1 1 0 を検出できるような正弦波データ $\sin \theta$ 及び余弦波データ $\cos \theta$ を生成させる。

次に、この発明の第 2 の実施の形態に係る同期捕捉回路の動作を説明する。

この発明の第 2 の実施の形態に係る同期捕捉回路において、数値制御発振器 5 0 と、複素演算回路 5 1 と、帯域制限フィルタ 5 2 と、位相誤差検出回路 5 6 と、周波数誤差演算回路 5 7 と、ループフィルタ 5 8 と、A F C 回路 5 9 は、複素演算回路 5 1 に入力されるベースバンド信号の同相成分 I と直交成分 Q に含まれるキャリア（搬送波）の周波数誤差を除去するためのキャリア再生のループを構成している。

ここで、数値制御発振器 5 0 と、複素演算回路 5 1 と、帯域制限フィルタ 5 2 は、それぞれ上記第 1 の実施の形態の同期捕捉回路における数値制御発振器 1 - 1 ~ 1 - 3 と、複素演算回路 2 - 1 ~ 2 - 3 と、帯域制限フィルタ 3 - 1 ~ 3 - 3 と同様に動作する。

この際、A F C 回路 5 9 は、位相信号 θ を、複素演算回路 5 1 が受けるベースバンド信号に周波数誤差が含まれていない場合（周波数誤差が 0 H z の場合）に、複素演算の結果、送信側で所定のデジタル信号（0 又は 1）に割り当てられた信号点の位相が受信側で回転しないような値

に設定する。

帯域制限フィルタ52から出力されたI信号DI及びQ信号DQは、BPSKデマッパ53と、位相誤差検出回路56に入力される。

BPSKデマッパ53は、BPSKデマッピング回路20～27により、デジタル信号を復元して、フレーム同期パターン検出回路54-1～54-5に送る。

フレーム同期パターン検出回路54-1～54-5は、それぞれ、ベースバンド信号に含まれる周波数誤差の異なる範囲に対応して、フレーム同期パターン110を検出する。

すなわち、フレーム同期パターン検出回路54-1は、複素演算回路51が受けるベースバンド信号に含まれる周波数誤差が $+2.1\text{ MHz}$ ～ $+1.4\text{ MHz}$ である場合に、フレーム同期パターン110を検出する。

同様に、フレーム同期パターン検出回路54-2は周波数誤差が $+1.4\text{ MHz}$ ～ $+700\text{ kHz}$ である場合、フレーム同期パターン検出回路54-3は周波数誤差が $+700\text{ kHz}$ ～ -700 kHz である場合、フレーム同期パターン検出回路54-4は周波数誤差が -700 kHz ～ -1.4 MHz である場合、フレーム同期パターン検出回路54-5は周波数誤差が -1.4 MHz ～ -2.1 MHz である場合にフレーム同期パターン110を検出する。

これにより、フレーム同期パターン検出回路54-3はRFチャンネルに割り当てられる帯域の中心周波数が、ODU（図示せず）によるダウンコンバートの際、ローカル発振器（図示せず）の発振周波数を含む所定の周波数範囲内にある中間周波信号（BS-IF信号）の周波数に対応するように変換された場合に、フレーム同期パターン110を検出することができる。

また、フレーム同期パターン検出回路54-2はRFチャンネルに割り当てられる帯域の中心周波数が、ODU（図示せず）によるダウンコンバートの際、フレーム同期パターン検出回路54-3がフレーム同期パターン110を検出可能な周波数範囲よりも高周波の周波数範囲内にある中間周波信号（BS-I F信号）の周波数に対応するように変換された場合に、フレーム同期パターン110を検出することができる。

さらに、フレーム同期パターン検出回路54-1はRFチャンネルに割り当てられる帯域の中心周波数が、ODU（図示せず）によるダウンコンバートの際、フレーム同期パターン検出回路54-2がフレーム同期パターン110を検出可能な周波数範囲よりも、より高周波の周波数範囲内にある中間周波信号（BS-I F信号）の周波数に対応するように変換された場合に、フレーム同期パターン110を検出することができる。

また、フレーム同期パターン検出回路54-4はRFチャンネルに割り当てられる帯域の中心周波数が、ODU（図示せず）によるダウンコンバートの際、フレーム同期パターン検出回路54-3がフレーム同期パターン110を検出可能な周波数範囲よりも低周波の周波数範囲内にある中間周波信号（BS-I F信号）の周波数に対応するように変換された場合に、フレーム同期パターン110を検出することができる。

さらに、フレーム同期パターン検出回路54-5はRFチャンネルに割り当てられる帯域の中心周波数が、ODU（図示せず）によるダウンコンバートの際、フレーム同期パターン検出回路54-4がフレーム同期パターン110を検出可能な周波数範囲よりも、より低周波の周波数範囲内にある中間周波信号（BS-I F信号）の周波数に対応するように変換された場合に、フレーム同期パターン110を検出することができる。

フレーム同期パターン検出回路 54-1 ~ 54-5 は、フレーム同期パターン 110 を検出すると、その旨をタイミング生成回路 55 に通知する。

タイミング生成回路 55 は、フレーム同期パターン検出回路 54-1 ~ 54-5 のいずれかからフレーム同期パターン 110 を検出した旨の通知を受けると、この通知によりフレーム同期を確立し、TMCC 区間を特定するための TMCC 区間信号を生成して周波数誤差演算回路 57 に送る。

また、この際、タイミング生成回路 55 は、フレーム同期パターン検出回路 54-1 ~ 54-5 のうちのどれがフレーム同期パターン 110 を検出したかを判別し、判別結果に基づいて、AFC 回路 59 に RF チャンネルを捕捉するためのオフセット周波数を通知する。

より具体的には、タイミング生成回路 55 は、フレーム同期パターン検出回路 54-1 がフレーム同期パターン 110 を検出したと判別すると、オフセット周波数として +1.75 MHz を AFC 回路 59 に通知する。

一方、タイミング生成回路 55 はフレーム同期パターン検出回路 54-2 がフレーム同期パターン 110 を検出したと判別すると、オフセット周波数として +1.05 MHz を AFC 回路 59 に通知する。

また一方、タイミング生成回路 55 は、フレーム同期パターン検出回路 54-3 がフレーム同期パターン 110 を検出したと判別すると、オフセット周波数として 0 MHz を AFC 回路 59 に通知する。

さらに一方、タイミング生成回路 55 は、フレーム同期パターン検出回路 54-4 がフレーム同期パターン 110 を検出したと判別すると、オフセット周波数として -1.05 MHz を AFC 回路 59 に通知する。

一方、タイミング生成回路 55 は、フレーム同期パターン検出回路 5

4-5がフレーム同期パターン110を検出したと判別すると、オフセット周波数として -1.75MHz をAFC回路59に通知する。

AFC回路59は、タイミング生成回路55から通知されたオフセット周波数に応じた位相信号 θ により数値制御発振器50を制御して正弦波データ $\sin \theta$ 及び余弦波データ $\cos \theta$ を生成させる。

このようにして、オフセット周波数に応じた位相信号 θ により規定される正弦波データ $\sin \theta$ 及び余弦波データ $\cos \theta$ を用いて、複素演算回路51がベースバンド信号の同相成分I及び直交成分Qに含まれる周波数誤差を除去する。

これにより、捕捉しようとするRFチャンネルの周波数誤差が $+/-700\text{kHz}$ の範囲外であった場合には、周波数誤差が $+/-35\text{kHz}$ の範囲内となる。

従って、フレーム同期パターン検出回路54-1～54-5のいずれかでフレーム同期パターン110が検出されると、フレーム同期パターン検出回路54-3でフレーム同期パターンを検出できるように複素演算回路51がベースバンド信号の周波数を変更する。

フレーム同期パターン検出回路54-3は、カバーする帯域の幅が 1.4MHz と広いので、安定してRFチャンネルを捕捉することができる。

この後、位相誤差検出回路56は、帯域制限フィルタ52から受けたI信号DIとQ信号DQに基づいてI-Qベクトル平面上での信号点位置を特定し、信号点位置が示す位相と絶対位相との位相誤差（受信信号位相回転角）を求める。

位相誤差検出回路56は、求めた位相誤差に応じた位相誤差信号PEDを生成して周波数誤差演算回路57と、ループフィルタ58に送る。

周波数誤差演算回路57は、タイミング生成回路55から受けたTMCC区間信号によりTMCC区間を特定し、位相誤差検出回路56から

受けた位相誤差信号 P E D に示された T M C C 区間における位相誤差に基づき希望周波数と再生キャリアの周波数との差（誤差周波数） Δf を求める。

周波数誤差演算回路 57 は、求めた誤差周波数 Δf を A F C 回路 59 に通知する。

ループフィルタ 58 は、位相誤差検出回路 56 から受けた位相誤差信号 P E D を平滑化して位相調整信号 $L \Delta f$ とし、A F C 回路 59 に送る。

A F C 回路 59 は、周波数誤差演算回路 57 から通知された誤差周波数 Δf 及びループフィルタ 58 から受けた位相調整信号 $L \Delta f$ に応じて位相信号 θ の値を調整し、数値制御発振器 50 を制御してキャリア（搬送波）を再生する。

これにより、複素演算回路 51 に入力されるベースバンド信号の同相成分 I と直交成分 Q に含まれるキャリアの周波数誤差を除去するための正弦波データ $\sin \theta$ 及び余弦波データ $\cos \theta$ を生成して希望周波数のチャンネルを捕捉することができる。

以上説明したように、この発明の第 2 の実施の形態に係る同期捕捉回路によれば、ベースバンド信号に含まれる周波数誤差が異なる 5 つの周波数範囲に対応してフレーム同期パターン 110 を検出するフレーム同期パターン検出回路 54-1 ~ 54-5 を備え、ベースバンド信号に大きな周波数誤差が含まれる場合であっても瞬時にフレーム同期パターンを検出することができる。従って、O D U でのダウンコンバートの際に生じる周波数誤差が所定の範囲内（+/- 2 M H z の範囲内）であれば、瞬時にフレーム同期パターン 110 を検出することができる。

そして、フレーム同期パターン検出回路 54-1 ~ 54-5 のいずれかがフレーム同期パターン 110 を検出すると、広い周波数誤差の範囲でフレーム同期パターンを検出できるフレーム同期パターン検出回路 5

4-3にてフレーム同期を確立するようにオフセット周波数を設定する。

これにより、フレーム同期を素早く確立して、R Fチャンネルを短時間で捕捉することができると共に、安定したR Fチャンネルの捕捉が可能となる。

なお、この発明はB Sデジタル放送を受信する場合に限定されず、周波数誤差を含んだベースバンド信号を受信してフレーム同期を確立するための任意に受信装置に適用が可能である。

産業上の利用可能性

以上の説明のように、この発明は、ベースバンド信号に含まれる周波数誤差が異なる場合に対応してフレーム同期パターンを検出し、素早くフレーム同期を確立することができ、短時間でR Fチャンネルを捕捉することができる。

請 求 の 範 囲

1. 受信電波をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

並列に配置された複数個のパターン検出手段であって、それぞれが異なる周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して所定のフレーム同期パターンを検出するよう動作するものである複数個のパターン検出手段と、

前記複数個のパターン検出手段のいずれかがフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信号に含まれる周波数誤差を除去するためのキャリアを再生するキャリア再生手段とを備えることを特徴とする同期捕捉回路。

2. 受信電波をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

所定の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して所定のフレーム同期パターンを検出する第1のパターン検出手段と、

前記第1のパターン検出手段がフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、高周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して、所定のフレーム同期パターンを検出する第2のパターン検出手段と、

前記第1のパターン検出手段がフレーム同期を検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、低周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を受信して、

所定のフレーム同期パターンを検出する第3のパターン検出手段と、

前記第1乃至第3のパターン検出手段のいずれかがフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信号に含まれる周波数誤差を除去するためのキャリアを再生するキャリア再生手段とを備えることを特徴とする同期捕捉回路。

3. 各前記第1乃至第3のパターン検出手段は、それぞれ、

受信したベースバンド信号の位相を特定して、特定した位相に対応したデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に所定のフレーム同期パターンが含まれているか否かを判別する信号判別手段とを備えることを特徴とする請求項2に記載の同期捕捉回路。

4. 前記信号変換手段は、

ベースバンド信号の位相に対応したデジタル信号に変換する際にデジタル信号の値を特定する基準となる判定基準境界線の位相がそれぞれ $\phi = 45^\circ \times n$ (n は0～7の整数)だけ回転した位相平面上でベースバンド信号の位相を特定してデジタル信号に変換する8つのデマッピング手段を備え、

前記信号判別手段は、

前記8つのデマッピング手段それぞれの変換により生成された各デジタル信号系列に所定のフレーム同期パターンが含まれているか否かを判別する8つの系列判別手段と、

前記8つの系列判別手段のうちの少なくとも1つによりデジタル信号系列に所定のフレーム同期パターンが含まれていると判別されると、フレーム同期パターンが検出されたことを前記キャリア再生手段に通知する手段とを備えることを特徴とする請求項3に記載の同期捕捉回路。

5. 各前記第1乃至第3のパターン検出手段は、それぞれ、

ベースバンド信号の位相を回転させるための波形データを生成する波形データ作成手段と、

前記波形データ作成手段により作成された波形データと受信したベースバンド信号との複素演算を実行することによりベースバンド信号の位相を回転させる複素演算実行手段とを備え、

前記キャリア再生手段は、

前記第1乃至第3のパターン検出手段のうちのいずれがフレーム同期パターンを検出したかを特定する特定手段と、

前記第1乃至第3のパターン検出手段のうち、前記特定手段により特定されたものが備える前記複素演算実行手段が位相を回転させたベースバンド信号を選択する信号選択手段と、

前記信号選択手段により選択されたベースバンド信号の位相と絶対位相とを比較して位相誤差を特定する位相誤差特定手段と

前記位相誤差特定手段により特定された位相誤差に基づいてベースバンド信号に含まれる周波数誤差を特定する周波数誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差と前記周波数誤差特定手段により特定された周波数誤差に基づいて、前記第1乃至第3のパターン検出手段のうち、前記特定手段により特定されたものが備える前記波形データ作成手段を制御して、ベースバンド信号に含まれる位相誤差と周波数誤差を除去するためのキャリアを再生する手段とを備えることを特徴とする請求項2、3又は4に記載の同期捕捉回路。

6. 受信電波を周波数変換して得られた中間周波信号により伝送されたベースバンド信号を受信してBSデジタル放送における無線周波チャンネルを捕捉する同期捕捉回路であって、

無線周波チャンネルを捕捉するための中間周波信号の周波数範囲全体に対応した周波数誤差を含むベースバンド信号を受信し、周波数誤差の

範囲に応じたデジタル信号への変換を行ってフレーム同期パターンを検出し、フレーム同期パターンを検出したベースバンド信号信号に含まれる周波数誤差の範囲に基づいて、ベースバンド信号信号の周波数に同期するキャリアを再生してフレーム同期を確立することを特徴とする同期捕捉回路。

7. 受信信号をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

シンボル単位で位相変調された受信ベースバンド信号の位相を特定して、特定した位相に対応するデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する、並列に配置された複数個のパターン検出手段であって、それぞれが異なる周波数範囲内にある中間周波数信号の周波数と関連付けられているような複数個のパターン検出手段と、

複数個のパターン検出手段のいずれかがフレーム同期パターンを検出するとベースバンド信号に含まれる周波数誤差に対応したオフセット周波数だけベースバンド信号の周波数を変換して前記信号変換手段に位相を特定されてフレーム同期を確立する周波数制御手段とを備えることを特徴とする同期捕捉回路。

8. 受信信号をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉する同期捕捉回路であって、

シンボル単位で位相変調された受信ベースバンド信号の位相を特定して、特定した位相に対応するデジタル信号に変換する信号変換手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、

前記無線周波チャンネルに割り当てられる帯域の中心周波数が、中間周波信号の所定の周波数範囲にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第 1 のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第 1 のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、高周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第 2 のパターン検出手段と、

前記信号変換手段の変換により生成されるデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第 2 のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、さらに高周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第 3 のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が前記第 1 のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、低周波の周波数範囲内にある中間周波信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレーム同期パターンを検出する第 4 のパターン検出手段と、

前記信号変換手段の変換により生成されたデジタル信号に基づいて、前記無線周波チャンネルに割り当てられる帯域の中心周波数が、前記第 4 のパターン検出手段によりフレーム同期パターンを検出可能な中間周波信号の周波数範囲よりも、さらに低周波の周波数範囲にある中間周波

信号の周波数に対応する場合に、ベースバンド信号により伝送される所定のフレームパターンを検出する第5のパターン検出手段と、

前記第1乃至第5のパターン検出手段のいずれかがフレーム同期パターンを検出すると、ベースバンド信号に含まれる周波数誤差に対応したオフセット周波数だけベースバンド信号の周波数を変換して前記信号変換手段に位相を特定させることにより、前記第1のパターン検出手段にフレーム同期パターンを検出させてフレーム同期を確立する周波数制御手段とを備えることを特徴とする同期捕捉回路。

9. 前記信号変換手段は、

ベースバンド信号の位相に対応したデジタル信号に変換する際にデジタル信号の値を特定する基準となる判定基準境界線の位相がそれぞれ $\phi = 45^\circ \times n$ (n は0～7の整数)だけ回転した位相平面上でベースバンド信号の位相を特定してデジタル信号に変換する8つのデマッピング手段を備え、

前記第1のパターン検出手段は、

前記8つのデマッピング手段それぞれの変換により生成された各デジタル信号系列に所定のフレーム同期パターンが含まれているか否かを判別する8つの系列判別手段と、

前記8つの系列判別手段のうちの少なくとも1つにより所定のフレーム同期パターンが含まれていると判別されると、フレーム同期パターンが検出されたことを前記周波数制御手段に通知する手段とを備え、

前記第2及び第4のパターン検出手段は、

それぞれが前記8つのデマッピング手段の変換により生成された各デジタル信号系列のうち3つを用いて所定のフレーム同期パターンが含まれているか否かを判別する8つの第1の回転系列判別手段を備え、

前記第3及び第5のパターン検出手段は、

それぞれが前記 8 つのデマッピング手段の変換により生成された各デジタル信号系列のうち 4 つを用いて所定のフレーム同期パターンが含まれているか否かを判別することを特徴とする請求項 8 に記載の同期捕捉回路。

10. 前記第 1 乃至第 2 の回転系列判別手段は、

デジタル信号系列をビット毎に遅延させる遅延手段と、

前記遅延手段から、受信時刻の経過に従って判定基準境界線の位相が同一方向に回転するようにデジタル信号系列を抽出して所定のフレーム同期パターンが含まれているか否かを判別する手段を備えることを特徴とする請求項 9 に記載の同期捕捉回路。

11. 前記第 2 のパターン検出手段が備える前記第 1 の回転系列判別手段と前記第 4 のパターン検出手段が備える前記第 1 の回転系列判別手段は、受信時刻の経過に従って判定基準境界線の位相が回転する方向が、互いに逆となるように前記遅延手段からデジタル信号系列を抽出し、

前記第 3 のパターン検出手段が備える前記第 2 の回転系列判別手段と前記第 5 のパターン検出手段が備える前記第 2 の回転系列判別手段は、受信時刻の経過に従って判定基準境界線の位相が回転する方向が、互いに逆となるように前記遅延手段からデジタル信号系列を抽出することを特徴とする請求項 10 に記載の同期捕捉回路。

12. 前記周波数制御手段は、

ベースバンド信号の位相を回転させるための波形データを生成する波形データ作成手段と、

前記波形データ作成手段により作成された波形データと受信したベースバンド信号との複素演算を実行することによりベースバンド信号の位相を回転させる複素演算実行手段と、

前記複素演算実行手段により位相が回転させられたベースバンド信号

の位相と絶対位相とを比較して位相誤差を特定する位相誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差に基づいてベースバンド信号に含まれる周波数誤差を特定する周波数誤差特定手段と、

前記位相誤差特定手段により特定された位相誤差と前記周波数誤差特定手段により特定された周波数誤差に基づいて、前記波形データ作成手段を制御して、ベースバンド信号に含まれる位相誤差と周波数誤差を除去するためのキャリアを再生する手段とを備えることを特徴とする請求項 7 乃至 11 のいずれか 1 項に記載の同期捕捉回路。

13. 受信電波をダウンコンバートした中間周波信号により伝送されたベースバンド信号を受信して無線周波チャンネルを捕捉するための同期捕捉方法であって、

所定の周波数範囲にある中間周波信号により伝送されるベースバンド信号を受信して所定のフレーム同期パターンを検出する第 1 のパターン検出ステップと、


前記第 1 のパターン検出ステップにてフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、高周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を前記第 1 のパターン検出ステップと同時に受信して、所定のフレーム同期パターンを検出する第 2 のパターン検出ステップと、

前記第 1 のパターン検出ステップにてフレーム同期パターンを検出可能なベースバンド信号を伝送する中間周波信号の周波数範囲よりも、低周波の周波数範囲にある中間周波信号により伝送されたベースバンド信号を前記第 1 及び第 2 のパターン検出ステップと同時に受信して、所定のフレーム同期パターンを検出する第 3 のパターン検出ステップと、

前記第 1 乃至第 3 のパターン検出ステップのいずれかにおいてフレーム同期パターンを検出すると、フレーム同期を確立してベースバンド信


号に含まれる周波数誤差を除去するためのキャリアを再生するキャリア再生ステップとを備えることを特徴とする同期捕捉方法。

第 1 図




第 2 図


(a)




(b)




(c)




第 3 図




第 4 図




第 5 図




第 6 図




第 7 図




第 8 図




第 9 図




第10図




第 11 図



第 12 図




第13図




14/15


第 14 図




第 15 図



第 16 図



第 17 図



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/06838

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H04L27/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H04L27/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1926-1997	Toroku Jitsuyo Shinan Koho	1994-2000
Kokai Jitsuyo Shinan Koho	1971-2000	Jitsuyo Shinan Toroku Koho	1996-2000

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP, 6-46094, A (NEC Corporation), 18 February, 1994 (18.02.94), Fig. 1; Par. No. [0009] (Family: none)	6 1-5, 7-13
Y A	JP, 10-4439, A (Japan Radio Co., Ltd.), 06 January, 1998 (06.01.98), Full text (Family: none)	6 1-5, 7-13
Y A	JP, 7-65513, A (Canon Inc.), 10 March, 1995 (10.03.95), Fig. 1; Par. No. [0019], Par. No. [0020] & US, 5768234, A & EP, 640967, A2	6 1-5, 7-13

☐ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
12 December, 2000 (12.12.00)Date of mailing of the international search report
19 December, 2000 (19.12.00)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl.⁷ H04L27/00

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl.⁷ H04L27/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1997年
日本国公開実用新案公報 1971-2000年
日本国登録実用新案公報 1994-2000年
日本国実用新案登録公報 1996-2000年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP, 6-46094, A (日本電気株式会社) 18. 2月. 1994 (18. 02. 94) 図1, 段落【0009】 (ファミリーなし)	6 1-5, 7-13
Y A	JP, 10-4439, A (日本無線株式会社) 6. 1月. 1998 (06. 01. 98) 全頁 (ファミリーなし)	6 1-5, 7-13
Y A	JP, 7-65513, A (キャノン株式会社) 10. 3月. 1995 (10. 03. 95) 図1, 段落【0019】 【0020】 &US, 5768234, A &EP, 640967, A2	6 1-5, 7-13

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

12. 12. 00

国際調査報告の発送日

19.12.00

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

内田正和

5K 9065

電話番号 03-3581-1101 内線 3555